无线系统及有线系统设计师皆必需推崇电源效率问题，尽管双方的出发点不尽相同：对于移动设备而言，更长的电池使用寿命、更长的通话时间或更长的工作时间都是显著的优势，减少电源拒绝意味著用于体积更加小的电池或自由选择有所不同的电池技术，这在一定程度上也减轻了电池痉挛问题；对于有线系统而言，设计师可通过增大电源体积、增加加热市场需求以及减少风扇噪声来提升电池效率。人们很少不会提及这样一个事实：提升电源效率还可节省空间，而节省的空间可以用来减少需要提升系统性能的组件，特别是在是设计小组期望加到一个以上处理器时，这一点十分最重要。
设计嵌入式DSP处理器或系统功耗拒绝严苛的系统时，使用DSP专用技术、操作系统及其支持软件可以降低功耗。打破传统技术的DSP或双处理器设计在节约能量方面表现出色。
功耗基础知识 有序金属氧化物半导体（CMOS）电路的总功耗是动态功耗与静态功耗之和： 当门再次发生逻辑状态切换并产生内部结点电池所需的开关电流以及P地下通道及N地下通道同时暂态打开引发直通电流时，就不会经常出现动态功耗。通过以下公式可以估计其近似值： 其中，Cpd为动态电容，F为电源频率，Vcc为电源电压，而Nsw为切换的比特数。另外，电压（Vcc）要求着平稳工作状态下的仅次于电源频率（F）。上述关系中包括两个最重要概念：动态功耗与电源频率呈圆形线性关系，与电源电压呈圆形二次关系；仅次于安全性电源频率各不相同电源电压。
为便于本文辩论，将特定的频率及电压对称作原作点。 很似乎，减少CPU时钟速率将适当成比例地减少动态功耗，由于动态功耗与电源电压成二次关系，在不影响系统性能的前提下，通过减少电压就有可能大大降低功耗。不过，对于特定任务集，减少CPU时钟速率也不会出比例地缩短继续执行该任务集的时间，因此必需仔细分析应用于以保证符合只不过时市场需求。
静态功耗主要是由于晶体管溢电流导致的。一般说来，CMOS电路的静态功耗很低，与其动态功耗比起可以忽略不计。嵌入式应用在不工作期间一般来说不会闲置CPU时钟以增加动态功耗，从而明显减少总体功耗。
而在未来的设计中必需尤其注目静态功耗问题，因为更加高性能的新型晶体管的漏电流将明显提升。 嵌入式系统常用技术 常用电源管理技术可以分成两类：通过早期硬件设计决策时构建，或在系统运营时构建。
设计早期的决策对符合性能及功耗至关重要，下面所列了设计中必须考虑到的十大要素，其中还包括硬件自由选择、设计策略及架构自由选择。大多数要素都是嵌入式系统的基本拒绝，其他要素则必须分开考虑到。尽管下列决策是在设计早期制订的，但有些仍须要在整个设计周期中展开再行检验。如下所佩： 1.自由选择低功耗组件； 2.拆分电压与时钟域； 3.反对电压及频率调节功能； 4.落成维持电压门控功能； 5.通过软件利用中断增加轮询； 6.使用分级存储器模型； 7.减少输入阻抗； 8.系统启动时重开非关键资源供电； 9.尽量减少活动PLL数量； 10.用于时钟分频器较慢转换频率。
确认系统架构以后，设计团队必须将注意力改向系统运营时环境。以下所列的14项，在设计过程中要一直注目其中大部分内容： 1.不必须时则重开门控时钟； 2.引领过程中主动重开不必要的功耗； 3.仅有在必须时用向子系统供电； 4.转录外设低功耗模式； 5.充分利用外设活动状态检测器； 6.用于自动创下模式； 7.对应用于展开基准测试来确认必须的大于频率及电压； 8.根据总体活动情况调整CPU频率及电压； 9.动态调节CPU频率及电压以给定预计的工作阻抗； 10.优化代码的继续执行速度； 11.。
本文来源：尊龙凯时公司官网-www.xhjek.com